第5章功耗与散热（现代设计的约束）

一、导读

1.1 本章学习目标

在本章结束时，你将能够：

理解动态功耗和静态功耗的物理来源，掌握各自的计算公式和影响因素
分析功耗-频率-电压之间的关系，理解为什么电压降低是功耗优化最有效的手段
掌握 DVFS 技术的工作原理，了解操作系统和硬件如何协同进行功耗管理
理解热设计功耗（TDP）的概念及其对系统散热设计的影响
了解现代处理器的功耗管理技术，包括时钟门控、电源门控、暗硅（Dark Silicon）等
分析功耗对体系结构设计决策的影响，包括频率选择、核心数量和微架构设计
理解移动设备和服务器的不同功耗约束及其对设计的影响

1.2 为什么本章如此重要

功耗已经成为 21 世纪计算机体系结构设计的首要约束。在 2005 年前后，Intel 和 AMD 先后放弃了追求更高频率的路线图，转而采用多核设计，这一历史性转折的根本原因就是功耗墙。处理器的功耗随频率和电压的增长而急剧增加，当功耗超过散热能力时，芯片温度会超过安全阈值导致损坏或不可靠运行。

功耗问题的重要性体现在多个层面。在移动设备领域，电池容量有限，功耗直接决定了设备的续航时间。用户对智能手机的期望是全天使用，这意味着处理器的平均功耗必须控制在数百毫瓦到 1-2 瓦以内。在数据中心领域，Google 的一个大型数据中心的电费每年可达数千万美元，功耗效率（Performance per Watt）直接影响运营成本。在超级计算领域，Exascale（百亿亿次）计算的主要挑战之一就是功耗——一台 Exascale 超级计算机的功耗预算通常限制在 20-30 MW，这要求每瓦性能必须提升数十倍。

从设计角度看，功耗约束深刻影响了处理器的架构选择。为什么现代处理器采用多核而非单核高频？因为多核可以在较低频率和电压下运行，功耗与频率线性相关、与电压平方相关，降低频率和电压可以大幅降低功耗。为什么处理器需要复杂的功耗管理单元？因为不同工作负载对性能的需求不同，在空闲时关闭不需要的功能可以节省大量功耗。

理解功耗特性对于软件开发者同样重要。一个不理解功耗特性的程序员可能写出"性能优异"但功耗极高的代码，在移动设备上导致电池快速耗尽，在服务器上增加大量电费支出。能效感知（Energy-aware）的编程正在成为重要的技能。

1.3 核心问题引导

在阅读本章时，请思考以下问题：

为什么降低电压是减少功耗最有效的方法？电压降低对频率有什么影响？

动态功耗和静态功耗哪个在现代处理器中占主导？随着工艺进步，这个比例如何变化？

DVFS 技术如何在性能和功耗之间做权衡？操作系统如何决定当前的最优电压-频率组合？

什么是"暗硅"（Dark Silicon）？为什么它限制了多核处理器的发展？

为什么移动处理器（如 ARM）的 ISA 设计比桌面处理器（如 x86）更注重能效？

时钟门控和电源门控有什么区别？各自的优缺点是什么？

为什么散热设计对处理器性能有直接影响？热节流（Thermal Throttling）是如何工作的？

二、核心概念详解

2.1 动态功耗

动态功耗（Dynamic Power）是处理器在执行计算和切换状态时消耗的功率。它由两部分组成：

电容开关功耗（Capacitive Switching Power）：这是动态功耗的主要组成部分。CMOS 晶体管在开关过程中需要对负载电容充放电，每次开关消耗的能量为 E = C x V²（C 为负载电容，V 为供电电压）。如果每秒开关 f 次，则功率为：

P_switch = alpha x C x V^2 x f

其中 alpha 是活动因子（Activity Factor），表示每个时钟周期内实际发生开关操作的晶体管比例。alpha 通常远小于 1，因为并非所有晶体管在每个周期都翻转。典型的 alpha 值在 0.05-0.2 之间。

短路功耗（Short-circuit Power）：在晶体管切换过程中，PMOS 和 NMOS 管会短暂同时导通，形成从 VDD 到 GND 的直流通路。这部分功耗通常占动态功耗的 5%-15%，可以通过优化信号上升/下降时间来减少。

动态功耗的关键特征是它与电压的平方成正比、与频率成正比。这意味着：

降低电压 10%，动态功耗降低约 19%
降低频率 10%，动态功耗降低 10%
同时降低电压和频率（DVFS），效果叠加

这也解释了为什么降低电压是功耗优化最有效的手段。但电压降低会导致晶体管开关速度变慢，从而降低最大工作频率。电压-频率的关系近似为：

f_max proportional (V - V_th)^2 / V

其中 V_th 是阈值电压。这意味着电压降低到一定程度后，频率下降会加速。

2.2 静态功耗

静态功耗（Static Power / Leakage Power）是处理器即使在空闲状态（没有时钟翻转）时也消耗的功率。它主要由晶体管的漏电流（Leakage Current）引起。

亚阈值漏电（Subthreshold Leakage）：当晶体管处于"关闭"状态（Vgs < V_th）时，仍然有少量电流从源极流向漏极。这是静态功耗的主要来源。亚阈值漏电流与阈值电压 V_th 密切相关：V_th 越低，漏电流越大（指数关系）。

栅极漏电（Gate Leakage）：电流通过栅极氧化层从栅极泄漏到衬底。随着工艺尺寸缩小，栅极氧化层越来越薄，栅极漏电急剧增加。High-k 金属栅（High-k Metal Gate, HKMG）技术通过增加氧化层的等效厚度来减少栅极漏电。

结漏电（Junction Leakage）：源/漏与衬底之间的反向偏置 PN 结的漏电流。

静态功耗与温度密切相关——温度越高，亚阈值漏电越大，形成正反馈循环（温度升高 -> 漏电增加 -> 功耗增加 -> 温度进一步升高）。这种正反馈在极端情况下可能导致"热失控"（Thermal Runaway）。

随着工艺尺寸缩小，静态功耗的占比持续增加。在 90nm 工艺中，静态功耗约占总功耗的 20%-30%；在 7nm 工艺中，静态功耗可能占到 40%-60%。这是因为工艺缩小要求降低阈值电压以保持性能，而低阈值电压导致更高的漏电流。

为了控制静态功耗，现代处理器采用了多种技术：多阈值电压设计（关键路径使用低 V_th 以提高速度，非关键路径使用高 V_th 以减少漏电）；电源门控（Power Gating，完全切断不使用模块的电源）；体偏置（Body Biasing，动态调整晶体管的阈值电压）。

2.3 DVFS 技术

DVFS（Dynamic Voltage and Frequency Scaling，动态电压频率调节）是现代处理器最重要的功耗管理技术。其核心思想是：根据当前的工作负载需求，动态调整处理器的供电电压和时钟频率，在保证性能的前提下最小化功耗。

DVFS 的理论基础是：如果当前工作负载不需要处理器的全部性能，就可以降低频率来运行。由于频率降低后晶体管有更大的时序裕量（Timing Margin），可以同时降低电压。而电压的降低带来功耗的平方级减少。

DVFS 的实现需要硬件和软件的协同。硬件提供多个电压-频率操作点（Operating Performance Points, OPP），例如：

OPP0: 1.1V, 3.0 GHz (性能模式)
OPP1: 1.0V, 2.5 GHz (正常模式)
OPP2: 0.9V, 2.0 GHz (平衡模式)
OPP3: 0.8V, 1.5 GHz (节能模式)
OPP4: 0.7V, 1.0 GHz (低功耗模式)

操作系统内核的 CPUFreq 子系统（Linux）或 Power Management Service（Windows）根据当前的 CPU 利用率选择适当的 OPP。常用的调频策略包括：

性能策略（Performance）：始终使用最高频率，适合服务器场景。

节能策略（Powersave）：始终使用最低频率，适合电池供电场景。

按需策略（Ondemand）：根据 CPU 利用率动态调整频率，是桌面和移动设备的默认策略。

交互策略（Interactive）：类似按需但对负载变化的响应更快，适合移动设备。

DVFS 的效果非常显著。在典型的移动设备使用场景中，处理器大部分时间处于低频状态，平均功耗可能只有峰值功耗的 10%-20%。这直接转化为更长的电池续航时间。

2.4 热管理与散热

热管理是确保处理器在安全温度范围内运行的关键技术。现代处理器的最高允许结温（Tj_max）通常为 100-105 摄氏度。超过这个温度，晶体管可靠性急剧下降，可能导致永久性损坏。

处理器的热模型可以用一个简单的等效电路来描述：芯片是热源，散热器到环境空气之间存在热阻（Theta_JA，单位摄氏度/瓦）。稳态温度为：

T_junction = T_ambient + Power x Theta_JA

例如，如果环境温度为 40 摄氏度，处理器功耗为 100W，热阻为 0.5 摄氏度/瓦，则结温为 40 + 100 x 0.5 = 90 摄氏度。

动态热管理（Thermal Throttling）：当温度接近 Tj_max 时，处理器自动降低频率和电压以减少功耗和温度。这通常通过 DVFS 实现——将操作点切换到更低的 OPP。热节流会导致性能下降，用户可能感受到"卡顿"或帧率降低。

Turbo Boost / Precision Boost：与热节流相反，现代处理器可以在温度允许的情况下短暂超过标称频率。Intel 的 Turbo Boost 和 AMD 的 Precision Boost 利用散热余量提供额外的性能提升。这要求散热系统有足够的余量来应对短时的高功耗。

散热设计方案：

移动设备：无风扇被动散热，热设计功耗（TDP）通常为 5-15W
笔记本电脑：薄型风扇 + 热管，TDP 为 15-45W
桌面处理器：塔式散热器或一体式水冷，TDP 为 65-125W
服务器：强制风冷（高转速风扇），TDP 为 125-280W
超级计算：液冷（水冷或油冷），可以处理更高的热密度

2.5 暗硅与功耗预算

暗硅（Dark Silicon）是近年来体系结构领域最重要的概念之一。它指的是在给定功耗预算下，芯片上同时活跃的部分所占的比例。

随着工艺进步，晶体管密度每代翻倍（按照摩尔定律），但散热能力无法同步增长。这意味着不能同时激活芯片上的所有晶体管。例如，一个 10nm 芯片如果有 100 亿个晶体管，在给定散热约束下可能只有 30%-40% 的晶体管可以同时活跃，其余 60%-70% 必须保持关闭或低频状态。

暗硅对处理器设计产生了深远影响：

多核扩展受限：不能简单地通过增加核心数量来提高性能，因为不是所有核心都能同时运行。

异构计算兴起：将不同类型的处理单元（CPU、GPU、NPU、DSP）集成在同一芯片上，根据工作负载动态启用最合适的单元。ARM 的 big.LITTLE 架构就是典型例子——高性能大核心和高能效小核心共存，根据负载选择使用哪组核心。

专用加速器：为特定任务（如 AI 推理、视频编码、密码学）设计专用硬件，它们在完成任务时的能效远高于通用处理器。Google 的 TPU 就是 AI 加速器的代表。

三、深入分析与讨论

3.1 功耗模型与工艺缩放

工艺缩放（Technology Scaling）对功耗的影响是复杂的。按照国际半导体技术路线图（ITRS），每一代工艺的特征尺寸缩小约 0.7 倍，晶体管密度增加约 2 倍。

理想缩放（Dennard Scaling）的假设是：每一代工艺中，电场保持不变（电压和尺寸同比例缩小），晶体管开关速度提高约 2 倍，每个晶体管的功耗降低约 2 倍，而晶体管密度增加 2 倍。结果是单位面积的功耗保持不变，而单位面积的性能翻倍。

Dennard Scaling 在 2005 年前后（90nm/65nm 节点）失效。原因是阈值电压无法等比例缩小（因为亚阈值漏电会指数增长），导致电压的缩小速度慢于特征尺寸的缩小速度。电场实际上在增加，单位面积的功耗也在增加。

Dennard Scaling 失效后，处理器设计被迫转向多核和能效优化。单核频率从 2005 年的约 4GHz 停滞至今（主流桌面处理器频率在 3.5-5.5GHz 之间），而核心数量持续增加。

3.2 时钟门控与电源门控

时钟门控（Clock Gating）和电源门控（Power Gating）是两种不同层次的功耗优化技术。

时钟门控通过在时钟路径上插入时钟使能（Clock Enable）逻辑，当某个功能单元不使用时，关闭其时钟信号。没有时钟翻转，触发器就不会切换状态，动态功耗降为零。但电源仍然接通，静态功耗（漏电）仍然存在。

时钟门控的优点是实现简单、切换速度快（一个周期内即可开关），对功能无影响。缺点是不能消除静态功耗。现代处理器中，时钟门控是最基本的功耗优化技术，几乎每个功能模块都有独立的时钟门控。

电源门控通过电源开关（Power Switch / Sleep Transistor）完全切断不使用时模块的电源供应。这可以同时消除动态功耗和静态功耗。但电源门控的切换速度较慢（需要数百到数千个周期来上电/下电），且上电后需要恢复模块的状态（状态保存和恢复）。

电源门控的挑战包括：电压域的划分需要仔细设计，避免不同电压域之间的信号交互问题；唤醒延迟（Wake-up Latency）影响响应速度；状态保持（State Retention）需要额外的硬件。

现代处理器通常同时使用时钟门控和电源门控：时钟门控用于短时间空闲（几个到几百个周期），电源门控用于长时间空闲（数千个周期以上）。

3.3 能效感知编程

软件对功耗的影响往往被低估。相同的计算任务，不同的算法和实现可能导致数倍的功耗差异。

算法选择：使用计算量更少的算法直接减少动态功耗。例如，快速排序比冒泡排序的比较次数少得多，因此功耗更低。

内存访问优化：缓存友好的代码减少了缓存缺失，从而减少了访问主存的高功耗操作。一次主存访问的功耗约为一次 L1 缓存访问的 50-100 倍。

并行与频率的权衡：对于可以并行化的任务，使用多个核心在低频运行通常比使用单个核心在高频运行更节能。这是因为功耗与电压平方成正比，而多核可以在更低电压下完成相同的任务。

单核高频：P = C x V_high^2 x f_high, T = Work / f_high
多核低频：P = N x C x V_low^2 x f_low, T = Work / (N x f_low)
能量 = P x T

当 V_low / V_high 的减少比例大于 f_low / f_high 时，多核低频方案更节能。

四、实践案例

4.1 ARM big.LITTLE 架构的功耗管理

ARM 的 big.LITTLE 架构是异构计算的典型代表，它将高性能核心（big）和高能效核心（LITTLE）集成在同一芯片上。

以 Snapdragon 8 Gen 2 为例，它包含 1 个 Cortex-X3 超大核（3.2GHz）、2 个 Cortex-A715 大核（2.8GHz）、2 个 Cortex-A710 大核（2.8GHz）和 3 个 Cortex-A510 小核（2.0GHz）。

操作系统的调度器根据工作负载的类型选择核心：前台交互任务使用大核心以获得低延迟响应；后台任务使用小核心以节省功耗；突发性峰值负载可以短暂使用超大核。

这种设计的能效优势显著。在典型的智能手机使用场景中，CPU 大部分时间处于轻负载状态（等待用户输入、后台同步等），使用小核心可以将功耗降低到大核心的 1/5 到 1/10。只有在需要高性能时（如游戏、相机处理）才启用大核心。

4.2 数据中心功耗优化案例

Google 公开了其数据中心的功耗效率数据。Google 数据中心的 PUE（Power Usage Effectiveness，总设施功耗 / IT 设备功耗）约为 1.10，意味着只有 10% 的电能用于冷却和其他非计算用途。

Google 通过多种手段优化数据中心功耗：使用定制的高能效服务器（基于 ARM 或其他优化设计）；利用机器学习优化冷却系统的运行；将计算任务调度到可再生能源丰富的时段和地区；使用液冷技术替代传统风冷。

在服务器处理器选择方面，Google 和其他云服务商开始采用 ARM 架构的服务器处理器（如 AWS Graviton、Ampere Altra），因为 ARM 的能效比（Performance per Watt）在服务器工作负载上通常优于 x86。AWS 声称 Graviton3 处理器比同代 x86 处理器节能 60%。

五、常见误区与注意事项

误区一：频率越高性能越好

错误理解：应该始终将处理器运行在最高频率以获得最佳性能。正确理解：频率提升带来的性能收益是线性的（10% 频率提升 = 10% 性能提升），但功耗代价可能是超线性的（因为可能需要提高电压）。在大多数使用场景中，处理器不需要始终运行在最高频率。DVFS 通过根据负载调整频率，可以在几乎不影响用户体验的情况下大幅降低功耗。

误区二：多核比单核更费电

错误理解：核心越多，总功耗越高。正确理解：多个核心在低频运行时，总功耗可能低于单个核心在高频运行时的功耗（完成相同任务）。这是因为降低频率允许降低电压，而功耗与电压平方成正比。多核设计的总能效通常优于单核。

误区三：关机比待机更省电

错误理解：短时间不用电脑时应该关机。正确理解：现代处理器的空闲功耗管理非常高效——时钟门控和电源门控可以将空闲功耗降低到接近零。频繁开关机的启动过程反而消耗额外功耗。对于短时间（几分钟到几小时）的空闲，待机（Sleep/Hibernate）比关机更节能。

误区四：功耗只是硬件设计师的事

错误理解：软件开发者不需要关心功耗问题。正确理解：软件对功耗的影响可以达到数倍。缓存不友好的代码导致更多的主存访问（高功耗）；不必要的轮询浪费 CPU 周期；低效的算法增加计算量。能效感知的编程可以在不牺牲功能的前提下显著降低功耗，这在移动设备和数据中心中都有重要的经济和环境意义。

六、本章小结

功耗和散热已经成为现代处理器设计的首要约束。动态功耗与电压平方和频率成正比，降低电压是最有效的功耗优化手段。静态功耗由漏电流产生，随工艺缩小而占比增加。DVFS 技术通过动态调整电压和频率，在性能和功耗之间实现灵活的权衡。热管理确保处理器在安全温度范围内运行，热节流在温度过高时自动降低性能。暗硅概念揭示了工艺进步与功耗约束之间的矛盾，推动了异构计算和专用加速器的发展。时钟门控和电源门控是两种互补的功耗优化技术。软件开发者也应该关注功耗，通过算法优化和内存访问优化来提高能效。

七、思考题与练习

一个处理器在 1.2V 电压、3GHz 频率下运行，动态功耗为 80W。如果将频率降低到 2GHz，电压降低到 1.0V，动态功耗变为多少？假设活动因子和电容不变。

比较以下两种方案的能效（完成相同任务）：(a) 单核在 4GHz、1.2V 下运行；(b) 4 核在 1.5GHz、0.8V 下运行。假设任务可以完美并行化，哪种方案更节能？节能多少倍？

分析以下场景的热管理策略：一个笔记本电脑处理器 TDP 为 45W，在室温 25 度环境下散热器的热阻为 1 度/W。当处理器满载运行 10 分钟后温度达到 95 度，此时应该采取什么措施？如果环境温度升高到 35 度，情况如何变化？

解释为什么暗硅问题会随着工艺进步而加剧。如果一个芯片在 7nm 工艺下有 40% 的暗硅比例，在 5nm 工艺下暗硅比例会如何变化？假设散热约束不变。

设计一个 DVFS 策略来优化视频播放场景的功耗。视频解码是周期性任务（每 33ms 一帧），每帧解码需要 5ms 的 CPU 时间。应该选择什么样的电压-频率组合？

分析时钟门控和电源门控的适用场景。对于一个频繁进入和退出空闲状态的模块（每 100 个周期空闲 10 个周期），应该使用哪种技术？对于长时间不使用的模块（空闲数千个周期），又应该使用哪种？

计算一个 7nm 处理器的静态功耗。假设芯片面积为 100mm²，每平方毫米的漏电流密度为 100nA/um at VDD=0.7V，估算总静态功耗。如果温度从 25 度升高到 85 度，静态功耗大约增加多少？（提示：亚阈值漏电的温度系数约为每 10 度翻倍。）

第5章 功耗与散热（现代设计的约束）