基础逻辑门
Elementary Logic Gates
从 NAND 门开始，构建所有逻辑运算的基石。
深入理解 基础逻辑门
核心概念：逻辑门是数字电路的基本构建单元。五种基本门（NOT、AND、OR、NAND、XOR）通过组合可以构建任意复杂的数字系统。NAND 门被称为万能门——仅用 NAND 就能实现 NOT、AND、OR 以及任何其他逻辑功能。真值表精确定义每种门的输入输出关系，布尔代数提供推理和优化工具。从 NAND 门出发，可以一步步构建出半加器、ALU、CPU，直到一台完整的计算机。Nand2Tetris 课程就是这么做的。理解逻辑门，就是理解计算机最底层的语言。
学习要点：在这一层，你需要掌握的核心知识包括：基本概念的定义和原理、关键组件的工作机制、常见的性能指标和优化方法、以及实际工程中的最佳实践。我们提供了详细的 What/Why/How 三问结构，帮助你从多个角度深入理解每一个概念。同时，配套的交互沙盒让你能够亲手操作，验证你的理解。
实践意义：理解这一层的知识，不仅能帮助你写出更好的代码，还能让你在遇到性能问题、调试复杂 bug、设计系统架构时，做出更明智的决策。每一层的抽象都不是凭空产生的，它们都是为了解决特定的工程问题而演化出来的。理解了这些问题的本质，你就能更好地运用这些抽象。
数十亿晶体管，复杂控制逻辑
数百亿晶体管（H100: 800亿，B200: 2080亿），每个 CUDA 核心包含数千个逻辑门
4-128 核心，DDR5 内存 ~100 GB/s
16896 CUDA 核心 + 528 Tensor Core（H100），HBM3e 显存 8 TB/s 带宽
超标量架构，乱序执行，复杂分支预测
SIMT 架构（132 SM × 128 CUDA 核心），Warp 调度器，NVLink 900 GB/s 互联
x86-64/ARM 汇编，复杂指令集
PTX 中间码 → SASS 原生码，CUDA 核函数，Warp 级并行
JVM/CLR 字节码，解释执行 + JIT 编译
CUDA Runtime API，cuDNN 深度学习原语，NCCL 集合通信
C/C++/Python/Java，通用编程
PyTorch/JAX/PaddlePaddle，自动微分，张量运算
微服务、容器编排、分布式数据库
万卡 AI 集群，Megatron-LM/DeepSpeed 分布式训练，vLLM 推理引擎
层级关系图
学习建议与实践路径
推荐学习顺序：建议先理解本层的核心概念（What），再深入理解设计动机（Why），最后掌握实践方法（How）。对于初学者，可以先阅读"核心概念"部分的介绍，建立整体认知；对于有经验的开发者，可以直接跳到 Programmer View，关注性能指标和常见陷阱。
动手实践：我们为本层配备了交互沙盒，让你能够亲手操作和验证概念。建议在阅读理论后，立即打开沙盒进行实验。通过调整参数、观察行为变化，你能更深刻地理解抽象概念的本质。沙盒状态可以编码进 URL，方便分享和复现。
关联学习：每一层都不是孤立存在的。建议同时查看"相关层级"部分，了解本层与上下层的关系。理解依赖关系（Bottom-up）能帮你明白本层是如何构建的；理解暴露接口（Top-down）能帮你明白本层为上层提供了什么能力。这种系统性的理解，比单纯记忆概念更有价值。
延伸阅读：在"学习资源"部分，我们推荐了 3 本经典教材、3 个在线学习资源和 3 篇经典论文。这些资源涵盖了从入门到进阶的完整知识体系。建议根据自己的基础和学习目标，选择合适的资源进行深入学习。
Bottom-up：由下层如何构建
每一层抽象都不是凭空产生的，它建立在下层提供的基础之上。理解本层的依赖关系，能帮助你明白这一层的设计动机和约束条件。为什么需要这一层？因为它解决了下层无法解决的问题。它的能力边界在哪里？受限于下层提供的原语。
这是最底层，没有依赖。
Top-down：向上暴露什么接口
每一层抽象都为上层提供了简洁的接口，隐藏了内部的复杂性。理解本层暴露的接口，能帮助你明白上层如何使用这一层的能力。这些接口定义了本层的服务契约——上层可以依赖什么，不能依赖什么。好的接口设计应该：简洁、正交、可组合。
Programmer View：程序员视角
我能操作吗？
通过布尔表达式和位运算间接操作。硬件层面通过 HDL（Verilog/VHDL）直接描述。
成本模型
性能指标与资源消耗
| 指标 | 量级 | 备注 |
|---|---|---|
| 门延迟 | ~10-50 ps | NOT 最快（~10ps），XOR 最慢（~50ps） |
| 扇入限制 | 通常 ≤ 4 输入 | 更多输入需要多级门，延迟线性增加 |
| 扇出上限 | ~10-20 个同类门 | 超过后延迟增加、信号退化 |
| 晶体管面积 | 2-20 个晶体管/门 | NOT 2T, NAND 4T, AND 6T, XOR ~20T |
| 静态功耗 | ~0 (CMOS) | CMOS 门仅在切换时消耗功耗 |
常见陷阱
实践中需要避免的问题
关键概念详解
核心抽象的意义：布尔运算 是本层的核心抽象。抽象的本质是隐藏复杂性，暴露简洁的接口。每一层抽象都在回答一个问题：如何把下一层的复杂性封装成上一层可以使用的原语？理解这个抽象的边界，是掌握本层知识的关键。
复杂度量级：本层的复杂度量级为 10^0 – 10^2。这个数字代表了什么？它表示这一层需要管理的状态空间大小。从 L1 的 10^0-10^2 到 L7 的 10^20-10^30，每上升一层，复杂度大约膨胀一个数量级。这种指数增长是抽象的代价——每一层都在用复杂度换取上层的使用便利。
与其他层的关系：本层依赖于 无，向上层暴露了 NAND、AND、OR等 接口。理解这些依赖和暴露关系，能帮助你建立系统性的认知框架。
工程实践要点：在实际工程中，本层最常见的性能瓶颈包括：竞争与冒险、扇出限制。理解这些陷阱的成因和解决方案，能帮助你写出更高质量的代码。建议结合 Programmer View 中的成本模型和常见陷阱，深入理解每一个性能指标背后的物理意义。
学习资源
深入学习本层知识，我们精心挑选了以下资源。这些资源涵盖了从入门到进阶的完整知识体系，包括经典教材、在线课程和学术论文。建议根据自己的基础和学习目标，选择合适的资源进行深入学习。
学习建议：先阅读推荐书籍建立系统认知，再通过在线课程加深理解，最后阅读经典论文了解前沿研究。学习过程中，建议结合本层的交互沙盒进行实践，验证理论知识。
推荐书籍（3 本）
Digital Design and Computer Architecture
从数字逻辑到计算机体系结构的完整教材。第 1 章从二进制和逻辑门讲起，配合大量图示和练习题，是入门数字设计的教材。
Code: The Hidden Language of Computer Hardware and Software
《编码》用手电筒和继电器的故事，从零开始讲解逻辑门、二进制、计算机如何工作。非工程背景的读者也能读懂，是理解逻辑门直觉的读物。
Digital Design
数字设计经典教材，系统介绍布尔代数、逻辑门、组合电路和时序电路的设计方法。适合有一定数学基础的读者。
在线学习资源（3 个）
Nand2Tetris - Building a Modern Computer from First Principles
课程
从 NAND 门开始构建完整计算机系统的实战课程。第 1 周就是用 NAND 门构建 AND、OR、NOT 等逻辑门，亲手体验'从 1 个门到一台计算机'的过程。
Logic.ly - Interactive Logic Gate Simulator
教程
在线交互式逻辑门模拟器。拖拽逻辑门、连接线路、观察信号流动，直观理解每种门的行为。适合零基础入门。
HDLBits - Verilog Practice
教程
Verilog 硬件描述语言在线练习平台，从基础逻辑门到复杂数字系统设计。每道题都有即时反馈，适合学完理论后动手实践。
ASIC World - Digital Logic Tutorial
文档
数字逻辑在线教程，涵盖布尔代数、逻辑门、组合电路和时序电路。内容简洁，适合快速查阅。
经典论文（3 篇）
A Symbolic Analysis of Relay and Switching Circuits (1938)
香农的硕士论文，被誉为 20 世纪最重要的硕士论文之一。首次证明布尔代数可以用开关电路实现，奠定了整个数字电路设计的理论基础。
The Transistor-Transistor Logic (TTL) Design
TTL 逻辑门设计的开创性论文。TTL 是 1960-1980 年代集成电路逻辑门的标准架构，理解 TTL 有助于理解现代 CMOS 设计的演进。
CMOS Logic Circuit Design
CMOS 逻辑电路设计的经典论文。CMOS 技术以极低的静态功耗实现了可靠的逻辑门，是现代芯片（包括 CPU 和 GPU）的基础工艺。
继续探索抽象阶梯的更多层级