τ 缩放定律

τ Scaling Law

核心问题

当'缩小晶体管'不再有效，我们如何继续让系统变快？

摩尔定律正在放缓，但系统性能仍在提升。τ（韬）缩放定律描述了从晶体管层到系统层的时间缩放规律，跨度约十二个数量级（皮秒→秒）。本主题线以华为韬定律为工业锚点，揭示每一层如何通过不同的压缩手段延续性能提升。

层级之旅

Transistor

10⁻¹²s 晶体管开关——优化 R 与 C，缩小几何尺寸。

Logic Gate

10⁻¹⁰s 门延迟/进位链——逻辑折叠，走线缩短。

10⁻⁹s 时钟周期/寄存器——软硬芯协同设计。

Memory Hierarchy

10⁻⁶s 芯片间通信/内存访问——灵衢总线 ~μs→~100ns。

Operating System

10⁻³s 内核调度/系统调用——全栈协同优化。

L11

Data-Intensive Applications

10⁰s 数据中心任务响应——统一内存编址，近数据计算。

拖动滑块探索不同时间尺度对应的抽象层级和压缩手段。τ 缩放定律描述了从晶体管层到系统层的时间缩放规律，跨度约十二个数量级。

时间尺度：10⁻⁹ s

10⁻¹² s10⁻⁹ s10⁻⁶ s10⁻³ s10⁰ s

对应层级

寄存器

物理现象

时钟周期 / 寄存器

压缩手段

软硬芯协同设计

τ 缩放定律时间轴

必须诚实呈现的边界